EDA, IP 및 SoC 기업뿐만 아니라 올해의 DAC는 특정 브랜드의 기술을 홍보하고 업계가 따라야 할 표준을 수립 한 업계 단체 수에 따라 구별되었습니다.

Accellera , 시스템 수준의 디자인, 모델링 및 검증 표준을 홍보하는 기관은 EDA 및 IP 표준에 관한 발표로 업계 선두의 여러 회사와 연결되었습니다.

Accellera의 임무는 전자 제품의 설계 및 검증 및 생산성을 향상시키는 플랫폼 언어를 제공하는 것이라고 Qualcomm 및 Accellera 의자의 공학 담당 선임 이사 인 Lu Dai는 승인 된 Portable Test and Stimulus Standard (PSS) 1.0 발표에서 말했다. 조직에 의해.

이 사양은 무료 다운로드가 가능하므로 사용자가 검증 의도 및 동작을 한 번 지정하고 여러 구현 및 플랫폼에서 사용할 수 있습니다.

새로운 표준은 즉시 사용할 수 있습니다. 다운로드 무료로.

하드웨어 및 소프트웨어 검증을위한 SoC 테스트 및 커버리지 측정법에 대한 자극 및 테스트 시나리오의 단일 표현은 시뮬레이션, 에뮬레이션, FPGA 프로토 타이핑 및 포스트 실리콘 구현을 생성하기 위해 다양한 통합 수준 및 다양한 구성에서 많은 사용자가 사용할 수 있습니다.

Dai는 시스템 수준의 검증에서 초점을 이동시키고 설계 및 검증을 위해 여러 플랫폼에서 이식 가능한 하나의 테스트 사양을 사용할 수 있기 때문에이 표준이 업계에 "큰 영향을 미친다"고 믿습니다.

이 표준은 도메인 특정 언어와 의미 론적으로 동등한 C ++ 클래스 선언을 정의하고 객체 지향 프로그래밍 언어, 하드웨어 확인 언어 및 동작 모델링 언어를 기반으로 한 자극 및 테스트 시나리오의 단일 표현을 만듭니다. 이 결과는 전체 설계 팀이 사용할 수 있으며, 검증, 테스트 및 설계 분야, 그리고 다른 구성에서 사용할 수 있으며 검증 요구 사항에 따라 다른 공급 업체의 최상의 툴을 선택할 수 있습니다. 이 표준은 데이터 흐름, 동시성 및 동기화, 자원 요구 사항 및 상태 및 전환에 대해 기본 구문을 사용합니다.

DAC에서, 운율 자사의 Perspec 시스템 검증기 디자인 툴은 휴대용 테스트 및 자극 표준을 지원합니다. 일부 검증 자 도구 세트를 사용하여 자동차, 모바일 및 서버 SoC 적용 범위 폐쇄를 자동화하며 시스템 수준의 테스트 생산성을 10 배 향상시킵니다.

Perspec System Verifier는 PSS 모델에서 SoC 사용 사례를 정의하기위한 추상 모델 기반 접근 방식을 제공하고 UML (Unified Modeling Language) 활동 다이어그램을 사용하여 생성 된 테스트를 시각화합니다.

Perspec System Verifier 테스트는 Cadence Xcelium Parallel Logic Simulation, Palladium Z1 Enterprise Emulation Platform 및 Protium S1 FPGA 기반 프로토 타이핑 플랫폼을 포함하여 Verification Suite의 각 툴에 최적화되어 있습니다. 또한이 도구는 회사의 vManager Metric-Driven Signoff 플랫폼과 통합되어 PSS의 새로운 유스 케이스 범위를 지원합니다. Verification IP (VIP)를 사용할 수있는 테스트를 생성하므로 PSS 방법론을 통해 검증 컨텐트를 재사용하여 SoC 검증을 가속화 할 수 있습니다.

PSS를 지원하는 또 다른 회사는 멘토르. 이 회사는 곧 출시 될 Questa inFact 도구를 통해이 표준을 지원할 예정입니다. (이 회사는 2014 년에 Questa inFact 기술을 조직에 기증했으며이 표준을 기반으로합니다.)

PSS가 입양을 확대 할 것으로 믿는다. 휴대용 자극을 광범위하고 주류로 사용하고 IC 엔지니어가 인공 지능 (AI), 5G 무선 통신 및 자율 주행과 같은 신흥 시장을위한 제품 설계에 효율적으로 공동 작업 할 수 있도록 지원합니다.

퀘 스타 인 팩트는 기계 학습 및 데이터 마이닝 기법을 사용하여 최대 40 배까지 생산성을 향상시킬 수 있다고 멘토 (Mentor)와 IC 개발의 여러 단계에서 말합니다. 설계 엔지니어는 IC 레벨에서 성능 및 전력 분석을 완료 할 수 있기 때문에 검증 엔지니어는 하드웨어 및 소프트웨어를 완벽하게 통합 할 수 있고 검증 엔지니어는 회귀 테스트 환경을 분석 및 최적화 할 수 있다고 Mark Olen은 설명합니다. 제품 마케팅 그룹 매니저, 멘토 IC 검증 솔루션 부서.

이 회사는 진화 된 PSS 준수 도구를 개선하여 그래프 기반의 Questa inFact 기술에 적용된 분류 기계 학습을 추가하여 아직 검증되지 않은 시나리오의 타겟팅을 가능하게했습니다. 이는 IP 블록 레벨에서 회의 커버리지 목표를 가속화하고 IC 레벨에서 베어 메탈 테스트의 유용성을 높입니다. 이 도구는 시뮬레이션 또는 에뮬레이션 중에 각 후속 시나리오에서 학습합니다.

데이터 마이닝 기술의 응용은 검증 이상의 휴대용 자극의 적용을 확장합니다. 이를 통해 툴은 트랜잭션 수준의 활동을 수집하고 상호 연관시켜 패브릭 라우팅 효율 및 대역폭, 시스템 수준 대기 시간, 캐시 일관성, 중재 효율성, 순서가 잘못된 실행 및 opcode 성능과 같은 IC 설계 성능 매개 변수를 특성화 할 수 있습니다. 또한 회귀 테스트 환경을 분석 및 최적화하여 시뮬레이션 및 에뮬레이션 사이클의 필요성을 피할 수 있습니다.

이 툴은 Questa 시뮬레이터로 IP 블록 레벨에서 기능 커버리지를위한 UVM SystemVerilog 테스트 시나리오를 생성 한 다음 테스트 시나리오를 재사용하여 회사의 Veloce 에뮬레이터로 IC 레벨 검증시 트래픽 생성을위한 C / C ++ 테스트를 생성 할 수 있습니다 . 또한 비스타 가상 프로토 타입 시스템을 사용하여 명령어 세트 검증을위한 시스템 레벨의 어셈블리 코드와 아키텍처 탐구를위한 C / C ++ 시나리오를 생성하는 데 사용할 수 있습니다. Mentor 's Catapult High-Level Synthesis 도구 세트와 함께 사용하면 이전에 C / C ++ 시나리오를 생성하고 RTL 테스트 후에는 동작 합성을 생성 할 수 있습니다.