메시지

SiLabs는 낮은 지터 클럭 칩으로 56Gbit / s 통신을 목표로합니다.

Siliocn-Labs- 56Gbit/s timing-460

Si5391은 최대 12 개의 출력과 100fs RMS 위상 지터의 '모든 주파수'클록 발생기입니다.

정밀 보정 버전 ( 'P 등급')은 일반적으로 69fs RMS 위상 지터를 달성하고 56Gbit / s Serdes 설계에 필요한 주 주파수를 생성 할 수 있습니다. 이 회사는 이것을 마진이있는 56G PAM-4 기준 클록 지터 요구 사항을 만족하는 '진정한 100fs 클록 - 트리 - 온 - 칩'이라고 설명합니다.

Si5395 / 4 / 2는 인터넷 인프라를위한 지터 감쇄기로서 90fs RMS 위상 지터를 제공하면서 모든 입력 주파수의 출력 주파수 조합을 생성 할 수 있습니다. P 급 디바이스는 69fs RMS의 일반적인 위상 지터를 제공한다.

Si56x '울트라 시리즈'VCXO 및 XO 제품군은 최대 3GHz까지 주파수에 맞게 사용자 정의가 가능하며 지터의 절반을 사용하여 이전 Silicon Labs VCXO 제품의 작동 주파수 범위의 두 배를 지원합니다.

싱글, 듀얼, 쿼드 및 I2C 프로그램 옵션이 5 x 7mm 및 3.2 x 5mm 버전으로 제공됩니다. 표준 패키지를 사용하면 이전의 XO, VCXO 및 VCSO가 차지하고있는 일부 소켓을 제거 할 수 있습니다. 일반적인 위상 지터는 90fs 정도로 낮습니다.

Si54x Ultra Series XO 제품군은 OTN (Optical Transport Networking), 광대역 장비, 데이터 센터 및 산업 시스템과 같이 견고한 안정성과 장기적인 신뢰성을 보장해야하는 애플리케이션에 적합합니다.

이들은 대역폭을 일정하게 유지하면서 채널 당 비트 전송률을 높이기 위해 56Gbit / s PAM-4 (4 레벨 펄스 진폭 변조) 용으로 특수 제작되었습니다. 일반적인 위상 지터는 80fs 정도로 낮습니다.